ID bài viết: 000079854 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 23/11/2014

Cảnh báo: Cổng "datab" trên thực thể bắt đầu từ "lpm_add_sub_component" được kết nối với tín hiệu chiều rộng 32. Độ rộng chính thức của tín hiệu trong mô-đun là 16. Các bit bổ sung sẽ bị bỏ qua.

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn sẽ thấy cảnh báo này, hiển thị nhiều lần, khi bạn tạo các mô hình mô phỏng cho giao diện NCO II Intel® FPGA IP. Bạn cũng có thể thấy thông báo cảnh báo sau:

    Cảnh báo: Cảnh báo Verilog HDL hoặc VHDL nco_altera_nco_ii_140_riojqbq.v(91): đối tượng "select_s" được chỉ định một giá trị nhưng không bao giờ đọc

    Độ phân giải

    Những cảnh báo này có thể được bỏ qua một cách an toàn, chúng sẽ không gây ra vấn đề mô phỏng và không ảnh hưởng đến các mô hình tổng hợp.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 18 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA Cyclone® V GT
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA SoC Intel® Arria® 10 SX
    FPGA SoC Cyclone® V SE

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.