ID bài viết: 000079845 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/11/2011

Lỗi phụ kiện khi biên dịch các thiết kế DDR2 dưới 240MHz trong bộ điều khiển DDR2 và DDR3 SDRAM với UniPHY

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Đối với các thiết kế DDR2 hoạt động ở tần số 240 MHz hoặc ít hơn, Fitter có thể hiển thị thông báo lỗi: Can’t place Top/Bottom or Left/Right PLL.

    Độ phân giải

    Giải pháp khắc phục sự cố này là bật Xóa Tùy chọn tổng hợp thanh ghi trùng lặp.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.