Trình biên dịch Quartus® II không thành công cho thiết kế Stratix® II GX với bộ thu phát được cấu hình trong cấu hình ngoại quan x4 (PCI Express (PIPE) x4, XAUI và Basic x4) và x8 ngoại quan (PCI Express (PIPE) x8) tùy thuộc vào vị trí kênh.

Phần mềm Quartus® II yêu cầu vị trí kênh cụ thể cho các cấu hình kênh ngoại quan sau đây để biên dịch thiết kế thành công.

1) Cấu hình kênh ngoại quan x4:

Ở chế độ PCI Express (PIPE) x4 và XAUI, cả kênh phát và kênh thu đều được liên kết. Ở chế độ Cơ bản x4, chỉ các kênh máy phát được liên kết.

a) Để triển khai PCI Express (PIPE) x4 hoặc XAUI, bạn phải kết nối các kênh logic ALT2GXB với các kênh vật lý như sau:

• Kênh logic 0 (tx_dataout[0]/rx_datain[0]) -> Kênh vật lý 0 trong khối thu phát
• Kênh logic 1 (tx_dataout[1]/rx_datain[1]) -> Kênh vật lý 1 trong khối thu phát
• Kênh logic 2 (tx_dataout[2]/rx_datain[2]) -> Kênh vật lý 2 trong khối thu phát
• Kênh logic 3 (tx_dataout[3]/rx_datain[3]) -> Kênh vật lý 3 trong khối thu phát

b) Để triển khai Cơ bản x4, bạn phải kết nối các kênh logic ALT2GXB với các kênh vật lý như sau:

• Kênh logic 0 (tx_dataout[0]) -> Kênh vật lý 0 trong khối thu phát
• Kênh logic 1 (tx_dataout[1]) -> Kênh vật lý 1 trong khối thu phát
• Kênh logic 2 (tx_dataout[2]) -> Kênh vật lý 2 trong khối thu phát
• Kênh logic 3 (tx_dataout[3]) -> Kênh vật lý 3 trong khối thu phát

Phần mềm Quartus® II tạo ra lỗi biên dịch khi các kênh logic không được kết nối với các kênh vật lý như được khuyến nghị ở trên.

Đối với cấu hình ngoại quan x4, Altera khuyên bạn nên kết nối các kênh vật lý 0, 1, 2 và 3 trong khối Bộ thu phát với các Làn 0, 1, 2 và 3 của đầu nối tương ứng tương ứng.

2) Cấu hình kênh ngoại quan x8:

Để triển khai PCI Express (PIPE) x8, bạn phải kết nối các kênh logic ALT2GXB với các kênh vật lý như sau:

• Kênh logic 0 (tx_dataout[0]/rx_datain[0]) -> Kênh vật lý 0 trong khối thu phát chính
• Kênh logic 1 (tx_dataout[1]/rx_datain[1]) -> Kênh vật lý 1 trong khối thu phát chính
• Kênh logic 2 (tx_dataout[2]/rx_datain[2]) -> Kênh vật lý 2 trong khối thu phát chính
• Kênh logic 3 (tx_dataout[3]/rx_datain[3]) -> Kênh vật lý 3 trong khối thu phát chính
• Kênh logic 4 (tx_dataout[4]/rx_datain[4]) -> Kênh vật lý 0 trong khối thu phát phụ
• Kênh logic 5 (tx_dataout[5]/rx_datain[5]) -> Kênh vật lý 1 trong khối thu phát phụ
• Kênh logic 6 (tx_dataout[6]/rx_datain[6]) -> Kênh vật lý 2 trong khối thu phát phụ
• Kênh logic 7 (tx_dataout[7]/rx_datain[7]) -> Kênh vật lý 3 trong khối thu phát phụ

Phần mềm Quartus® II tạo ra lỗi biên dịch khi các kênh logic không được kết nối với các kênh vật lý như được khuyến nghị ở trên.

Đối với liên kết PCI Express x8, Altera khuyên bạn nên kết nối các kênh vật lý 0, 1, 2, 3, 4, 5, 6 và 7 trong khối thu phát với các Làn đầu nối biên PCI Express 0, 1, 2, 3, 4, 5, 6 và 7, tương ứng.

Để biết kênh vật lý hợp pháp để ánh xạ làn PCI Express x8 trong tất cả các thiết bị Stratix II GX khác, hãy tham khảo phần "Phân phối xung nhịp thu phát" trong chương "Tổng quan về kiến trúc bộ thu phát Stratix II GX" trong tập 2 của Sổ tay thiết bị Stratix II GX.