Sự cố quan trọng
Mô tả
Nếu thiết kế HPS của bạn được tạo ra với Qsys v13.0 trở lên, và bạn mở nó trong v13.0 SP1 trở lên, bạn có thể thấy thông báo lỗi tương tự như sau:
The selected peripheral UART0 and are
conflicting.
Trong v13.0 và cũ hơn, thành phần IP mềm HPS cho Arria V SoC HPS có định nghĩa bộ chân không chính xác. Bài tập chân UART0 trong bộ I/O HPS 0 và bộ HPS I/O 2 được thay đổi. Khi bạn mở một thiết kế được tạo ra với các định nghĩa bộ chân không chính xác, đã hoán đổi vị trí chân chồng lên nhau với các chân thành phần khác.
Độ phân giải
Để giải quyết vấn đề này, thực hiện các bước sau:
- Mở thiết kế SoC HPS của bạn ở Qsys.
- Chỉnh sửa thành phần HPS.
- Mở trang Ghém chân ngoại vi .
- Thay đổi ghém chân UART0 từ HPS Bộ I/O Đặt 0 thành Bộ I/O HPS 2 hoặc ngược lại.