ID bài viết: 000079646 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/12/2014

Đồng hồ tham chiếu bộ thu phát có cần ổn định trước khi hiệu chỉnh ATX PLL được thực hiện trên Stratix thiết bị Stratix V GX/T và Arria V GZ không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Có thể, đồng hồ tham chiếu cần phải ổn định trước khi hiệu chỉnh PLL ATX được thực hiện trên Stratix® V GX/T và các Arria® Thiết bị V GZ. Hiệu chỉnh PLL ATX sẽ tự động được thực hiện sau khi cấu hình thiết bị.
Độ phân giải

Nếu đồng hồ tham chiếu bộ thu phát không ổn định trong quá trình hiệu chỉnh ATX PLL, việc hiệu chỉnh có thể bị lỗi. Để khởi động lại thủ công hiệu chỉnh ATX PLL, bạn nên sử dụng Avalon dung lượng đăng ký Bộ nhớ được ánh xạ trong Bộ điều khiển Định cấu hình lại Bộ thu phát.

Vui lòng xem phần hiệu chỉnh PLL ATX của Hướng dẫn Sử dụng Bộ thu phát PHY IP để biết thêm chi tiết trên các thanh ghi này.

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Stratix® V
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® V GZ
FPGA Stratix® V GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.