ID bài viết: 000078747 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/06/2014

Tại sao đọc JTAG IDCODE không thành công, khi thực hiện quét biên Stratix Stratix Stratix Arria Arria của tệp BSDL cấu hình trước?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Khi sử dụng tệp BSDL cấu hình trước, việc quét biên phải được áp dụng với chân nCONFIG được kéo thấp. Tuy nhiên, khi chân nCONFIG được kéo xuống thấp, mã IDCODE JTAG thiết bị được đọc từ thiết bị có thể không khớp với chân được lưu trữ trong tệp BSDL.
Độ phân giải Nên thực hiện đọc JTAG IDCODE khi các chân nCONFIG (và nSTATUS) cao. Ngoài ra, sử dụng tệp BSDL hậu cấu hình, trong đó yêu cầu cấu hình nCONFIG cao khi thực hiện quét biên.

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 9 sản phẩm

FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® IV E
FPGA Stratix® V GX
FPGA Arria® V GX
FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® III

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.