Mô tả
Bạn có thể thấy cảnh báo này khi sử dụng các công cụ mô phỏng Cadence với các tệp VHDL do SOPC Builder hoặc Qsys tạo ra. Cảnh báo này không ảnh hưởng đến kết quả mô phỏng và có thể được bỏ qua một cách an toàn.
Độ phân giải
Thông báo cảnh báo này có thể được ngăn chặn với lệnh Tcl sau trong các công cụ mô phỏng Cadence:
ncsim> set pack_assert_off {std_logic_arith}