ID bài viết: 000078686 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 21/08/2012

Tại sao độ rộng của tín hiệu giao diện Avalon DDR3 "local_rdata_error" 4 bit?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi bạn tạo bộ điều khiển IP UniPHY DDR3 với tùy chọn "Bật Logic Phát hiện Lỗi và Sửa lỗi" đã bật, tín hiệu đầu ra lỗi 4 bit, local_rdata_error [3:0], sẽ được tạo trong các phiên bản IP 11.1SP2 trở lên. Tất cả 4 bit hoạt động như nhau và only bit 0 của tín local_rdata_error phải được giám sát. 3 bit còn lại có thể bị bỏ qua.

    Độ phân giải

    Vấn đề này sẽ được khắc phục trong bản phát hành phần mềm và IP Quartus® II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.