Có. Trong phiên bản 1.0 của AN 361: Giao tiếp DDR & DDR2 SDRAM với thiết bị Cyclone II, thông số kỹ thuật tần số tối đa DDR/DDR2 cho Cyclone II C7 và C8 không chính xác được liệt kê như sau
Thông số kỹ thuật DDR2 được công bố trong AN361v1.0
C6: 167MHz (đúng lúc được đăng)
C7: 167MHz (quá tải)
C8: 133MHz (quá nhiều)
Các thông số kỹ thuật ban đầu này dựa trên phân tích thời gian đọc/ghi đơn giản và không bao gồm các giới hạn chuyển đổi I/O, nguồn nhiễu và các yếu tố khác. Do đó, tuyên bố về hoạt động tần số tối đa DDR/DDR2 xuất hiện nhiều hơn và sau đó có thể đạt được trong một hệ thống.
Altera đã hoàn thành một phân tích tắc nghẽn nghiêm ngặt hơn và đã cập nhật các tốc độ Cyclone II DDR/DDR2 như sau:
Tốc độ Cyclone II DDR2 có thể đạt được
C6: 167MHz
C7: 150MHz
C8 (VIO): 125MHz
C8 (HIO): 100MHz
Tốc độ DDR Cyclone II đạt được
C6: 167MHz
C7: 150MHz
C8: 125MHz
Cần lưu ý rằng mặc dù tuyên bố tần số tối đa ban đầu trên web mang tính ứng biến hơn là có thể đạt được, bất kỳ người dùng nào cố gắng đạt được những tốc độ này sẽ được gắn cờ bởi phần mềm Quartus II với một dấu hiệu cho thấy tần số yêu cầu của họ là quá cao. ví dụ: nếu thiết kế Cyclone II C8 / DDR2 của bạn được đặt ở tốc độ 125MHz, cảnh báo sau sẽ được phát hành "Cảnh báo: Cài đặt Tần số DQS 125,0 MHz của chân DQS I/O ddr_dqs[0] phải nhỏ hơn 100,0 MHz"
Xem giải pháp có tiêu đề "Tại sao tôi nhận được thông báo cảnh báo khi tôi biên dịch cho tốc độ DDR/DDR2 được quảng cáo trong tốc độ -7 và -8 Cyclone II FPGAs trong phiên bản Quartus II 5.0SP1 và thấp hơn?" để biết thêm chi tiết
Đảm bảo các mục tiêu thiết kế của bạn dựa trên các số hệ thống được cập nhật được liệt kê trong phiên bản 1.1 của AN361 và đảm bảo bạn thực hiện phân tích thời gian cho hệ thống độc đáo của mình để xác định tốc độ hệ thống thực tế của bạn.