ID bài viết: 000078524 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 26/11/2014

Tại sao tôi thấy dữ liệu đọc không hợp lệ khi bus giao diện bộ nhớ DSP Builder có NCO hoặc FIR được đính kèm?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy dữ liệu đọc không hợp lệ ở cuối đợt đọc bộ nhớ hoặc ở cuối bất kỳ lần đọc bộ nhớ đơn lẻ nào nếu bạn có thành phần NCO hoặc FIR trên bus giao diện bộ nhớ DSP Builder.

    Độ phân giải

    Điều này là do sự cố với phần mềm Quartus® II.

    Giải pháp thay thế là di chuyển bộ lọc NCO hoặc FIR đến một địa chỉ khác không.

    Điều này dự kiến sẽ được khắc phục trong bản phát hành tương lai của phần mềm Quartus® II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 20 sản phẩm

    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GT
    FPGA Stratix® IV GX
    FPGA Intel® Arria® 10 GX
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA SoC Intel® Arria® 10 SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.