Bạn có thể gặp phải thông báo cảnh báo này khi biên dịch bộ điều khiển dựa trên UniPHY trong phần mềm Quartus® II phiên bản 11.1SP2.
Trong Stratix® V, chỉ một số bộ đếm đầu ra PLL nhất định có nghiêng và các bộ đếm đầu ra khác có thể có tối đa 250 đến 300ps nghiêng. Thông báo cảnh báo này được gây ra do đồng hồ PHY được đặt trên các bộ đếm với nghiêng cao. Hiện không có cơ chế để đảm bảo rằng bộ đếm PLL lái xe đồng hồ PHY được đặt vào các vị trí nghiêng thấp.
Bạn sẽ không thấy thông báo cảnh báo trong các phiên bản phần mềm Quartus II trước 11.1SP2 và sự nghiêng này giữa các bộ đếm không được TimeQuest ghi lại, vì vậy có thể có đến 300ps sự không chắc chắn về đồng hồ không được tính bởi TimeQuest.
Vấn đề này ảnh hưởng đến bất kỳ sự chuyển giao nào giữa flip-flop được điều khiển bằng đồng hồ PHY và flip-flops được điều khiển bởi một đồng hồ khác.
Mối quan tâm chính là
- Truyền lõi sang ngoại vi (GCLK-PHYCLK)
- Bất kỳ mức truyền nửa tỷ lệ nào sang truyền toàn tốc độ (PHYCLK-PHYCLK)
Đối với mỗi PLL, bộ đếm nghiêng thấp làbốn bộ đếm 1 và bốn bộ đếm cuối cùng. Bộ đếm 0-3 và 14-17 được kết hợp với nhau, nghĩa là bộ đếm 0 và 5 có một nghiêng tương đối lớn, cũng như các bộ đếm 0 và 16 nhưng 0 và 2 không, cũng không làm 15 và 16.
Giải pháp là thêm những điều sau vào QSF:
N set_location_assignment <tẻ truy cậpPLL> tín hiệu đầu ra -sang <PLL>, ví dụ: set_location_assignment PLLOUTPUTCOUNTER_X210_Y129_N1 -đến {Hierarachy_Path}:p ll0|in_phyclk[2]
Đặt vị trí của tất cả các bộ đếm PLL vi phạm đến một trong hai địa điểm [0-3] hoặc [14-17] (nhưng không trộn hai - ví dụ: không phải 2 và 15); C Số ounter có thể được suy ra từ thông báo lỗi và vị trí XY, các số hiệu bộ đếm luôn tiếp giáp, nghĩa là nếu PLLOUTPUTCOUNTER_X210_Y129_N1 là số đếm 0 và PLLOUTPUTCOUNTER_X210_Y125_N1 là số đếm 4, thì các bộ đếm 1, 2 và 3 sẽ có ở Y128, 127 và 126 tương ứng.