ID bài viết: 000078113 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao đầu ra máy phát jittery được quan sát thấy trong IP PHY R 10G Cơ bản cho Stratix IV GT?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Dưới đây là ví dụ về sơ đồ mắt đầu ra máy phát được ghi lại trên đầu ra bộ phát IP R PHY 10G Cơ bản cho ACDS 11.0

Figure 1 : Jittery Eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

Tốc độ quay của máy phát được đặt không chính xác trong ACDS 11.0 trở lên. Hình dưới đây cho thấy sơ đồ mắt được cải thiện sau khi áp dụng giải pháp được đề xuất hoặc bản vá phần mềm. Vấn đề này được nhắm mục tiêu được khắc phục trong ACDS 11.1.

Figure 2 : J :Improved eye diagram on the transmitter output for 10G Base R PHY IP in ACDS 11.0

 

Độ phân giải

Dưới đây là các giải pháp cho ACDS 11.0 và 11.0sp1:

Đối với ACDS 11.0:

Dưới đây là giải pháp được khuyên dùng cho ACDS 11.0. Vui lòng thực hiện sao lưu trước khi thực hiện bất kỳ sửa đổi nào đối với thư viện Quartus® II.

  1. Truy cập Altera® thư mục gốc IP R PHY cơ bản 10G:
    • Đối với windows ví dụ: C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv
  2. Thay đổi tham số sau trong siv_10gbaser_pcs_pma_map.v trong thư mục thư viện PHY IP:
    • Đối với thư viện PHY IP của windows:
        • C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv\siv_10gbaser_pcs_pma_map.v
    • Trong dòng 292, thay đổi tỷ tx_slew_rate từ "thấp" sang "tắt"
  3. Tái tạo IP PHY megawizard™ và biên dịch thiết kế

Đối với ACDS 11.0SP1:

Vui lòng tải xuống bản vá phần mềm Quartus II thích hợp phiên bản 11.0SP1 1.07 từ các liên kết sau:

Phần mềm Quartus II phiên bản 11.0SP1 bản vá 1.07 cho Windows

Phần mềm Quartus II phiên bản 11.0SP1 bản vá 1.07 cho Linux

Phần mềm Quartus II phiên bản 11.0SP1 ReadMe cho bản vá 1.07

Thận trọng:

Bạn phải đã cài đặt phần mềm Quartus II 11.0SP1 trước khi cài đặt bản vá này. Nếu không, bản vá sẽ không được cài đặt chính xác và phần mềm Quartus II sẽ không chạy đúng.

Sau khi bạn cài đặt bản vá hoặc giải pháp, vui lòng tái tạo IP® PHY R cơ bản 10G trước khi biên dịch thiết kế của mình.

Vui lòng lưu ý chất lượng tín hiệu được hiển thị trong hình trên có thể thay đổi do các cài đặt thu phát tương tự hoặc thiết kế PCB khác nhau.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® IV GT

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.