Mô tả
Các ví dụ thiết kế cho lõi IP SerialLite II trên altera.com (http://www.altera.com/support/examples/interfaces-peripherals/exm-seriallite-stratix-v.html) chỉ được hỗ trợ cho mô phỏng verilog. Bạn có thể gặp vấn đề nếu mô phỏng các ví dụ thiết kế trong VHDL.
Độ phân giải
Không có công việc xung quanh được cung cấp. Bạn phải tạo mô phỏng VHDL của riêng mình bằng cách tham khảo các ví dụ thiết kế Verilog HDL hiện có trên altera.com.