ID bài viết: 000077842 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Tại sao Thiết bị Stratix V GX ES của tôi, thiết kế PHY gốc hiển thị lỗi sau: Diễu hành 'hd_pcs10g_rx_chnl_frmsync_mfrm_length' PCS 10G RX được đặt thành 'mfrm_user_length' bất hợp pháp?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    PHY riêng không hỗ trợ việc sử dụng 10G PCS trên các Stratix® V GX ES. Để giải quyết vấn đề này, bạn nên sử dụng PHY độ trễ thấp hoặc biên dịch cho thiết bị Stratix V GX sản xuất?

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.