ID bài viết: 000077829 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/11/2011

Vị trí bộ đệm đồng hồ DQS cho Bộ điều khiển QDR II và QDR II SRAM với Bộ điều khiển UniPHY và RLDRAM II với UniPHY

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vị trí bộ đệm đồng hồ DQS cho UniPHY có thể gây ra hiện tượng giữ vi phạm thời gian khi được đặt phụ cấp. Phần mềm Quartus II có thể suboptimally đặt bộ đệm đồng hồ DQS trên một bộ đệm toàn cầu hoặc khu vực kép xung giờ sau khi vào lại FPGA để nó có thể được chuyển sang ghi phía của bộ đệm FIFO ghi đọc.

    Độ phân giải

    Tạo bài tập vị trí trên bộ đệm đến cùng một cạnh như giao diện bộ nhớ (ví dụ EDGE_BOTTOM).

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.