Thiết kế không ổn định với LVDS trong phần cứng

Bạn có thể nhận được kết quả không ổn định khi chạy các thiết kế chứa Khối thu phát LVDS trong phần cứng. Điều này là do những hạn chế được cung cấp cùng với chức năng MegaCore.

Sự cố này ảnh hưởng đến tất cả các cấu hình có chứa bộ thu phát LVDS Khối.

Chỉnh sửa tệp hạn chế, chọn < dự án>/biến thể name>_constraint.sdc., và thay thế các đường 410 đến 417 với các dòng sau:

set_clock_groups -asynchronous -group {altera_tse_mac_rx_clk_0} -group {altera_tse_mac_tx_clk_0} -group {altera_tse_rx_afull_clk} -group {altera_tse_sys_clk} -group {altera_tse_ref_clk \ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0 \ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}

Vấn đề này sẽ được khắc phục trong phiên bản tương lai của Triple-Speed Chức năng Ethernet MegaCore.