Sự cố quan trọng
Nếu bạn cài đặt Nền tảng tùy chỉnh mới nhất cho bo mạch FPGA mục tiêu và bạn sử dụng Bộ phát triển phần mềm Altera® (SDK) cho OpenCL™ (AOCL) phiên bản 14.0 để biên dịch hạt nhân OpenCL cho bo mạch, quá trình biên dịch thiết kế có thể bị lỗi ở giai đoạn định tuyến với AOCL tạo thông báo lỗi sau:
Lỗi: Lỗi trình biên dịch nội bộ
Mô tả lỗi sau đây có sẵn trong tệp /quartus_sh_compile.log :
Lỗi (170113): Hạn chế định tuyến cứng cho tín hiệu "" không thể thỏa mãn