ID bài viết: 000077533 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 30/01/2014

Làm cách nào để tạo Intel® FPGA IP PLL bằng lệnh hoặc giao diện dòng lệnh?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Để tạo PLL Intel® FPGA IP giao diện dòng lệnh, bạn có thể sử dụng tiện ích ip-generate.

 

Độ phân giải

Dưới đây là một ví dụ về dòng lệnh đơn giản của thế hệ PLL Intel FPGA IP sử dụng ip-generate:

c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=thư mục --file-set= --component-name=altera_pll --output-name= ---system-info=DEVICE_FAMILY="" --component-param=gui_reference_clock_frequency=">" --component-param=gui_output_clock_frequency0="" --component-param=gui_phase_shift0= "" --component-param=gui_duty_cycle0="chu kỳ nhiệm vụ "

Để biết thêm tùy chọn về ip-generate, chạy ip-generate --help trong dòng lệnh.

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V SX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.