Sử dụng Công cụ Altera® Power Distribution Network (PDN ) của Altera®, Chế độ tự động tách tách có thể dẫn đến zeff quá cao Điều này có thể xảy ra nếu các tham số PCB do người dùng nhập dẫn đến PDN không hiệu quả và dòng điện bị tách ra bởi PCB đó là không thực tế cao.
Với PCB khó khăn và các tham số hiện tại, Chế độ tự động tách ra sẽ tiếp tục thêm tụ điện tách ra cho đến khi nó xác định chúng có hiệu quả không đáng kể, dẫn đến hàng trăm tụ điện. Có thể đạt được các sơ đồ tách biệt với hiệu suất tương tự có thể đạt được bằng cách thủ công với ít tụ điện hơn rất nhiều.
Cũng như tách biệt bằng cách thủ công, bạn có thể giảm gánh nặng tách biệt bằng cách ước tính chính xác các yêu cầu hiện tại của bạn và làm cho PCB của bạn hiệu quả hơn.
Bạn có thể giảm các yêu cầu hiện tại của PCB theo những cách sau:
- Ước tính các yêu cầu hiện tại thực tế trong công Altera ước tính công suất sớm (EPE).
- Nhập số liệu "Toggle Rate" thực tế cho logic trong EPE. Tốc độ chuyển đổi cao không thực tế làm tăng đáng kể các yêu cầu hiện tại động.
- Nhập các yêu cầu logic thực tế trong EPE.
- Nhập tần số đồng hồ thực tế trong EPE.
- Sử dụng phần mềm Quartus® II (Power Play Power Simulationr) PPPA và mục mô phỏng .vcd để ước tính yêu cầu hiện tại chính xác.
- Xem xét Root Sum Squared (RSS) trung bình cho các đường ray cung cấp điện chung. Bạn có thể tham khảo tab "Giới thiệu" của Công cụ PDN để biết thêm thông tin về phương pháp này.
PCB có thể được thực hiện hiệu quả hơn theo những cách sau:
- Tăng dung lượng liên mặt phẳng của cặp mặt phẳng Power (PWR) và Ground (GND) của bạn bằng cách giảm độ bền dieric của chúng.
- Tăng dung lượng mặt phẳng của cặp mặt phẳng PWR và GND của bạn bằng cách tăng diện tích bề mặt của chúng.
- Giảm cảm ứng vòng lặp từ cặp mặt phẳng PWR và GND đến FPGA bằng cách di chuyển chúng gần bề mặt PCB mà cặp FPGA được gắn vào.
- Giảm cảm ứng vòng lặp từ các tụ điện tách tần số cao sang cặp mặt phẳng PWR và GND bằng cách đặt chúng trên bề mặt PCB gần mặt phẳng nhất.
- Sử dụng Via On Side (VOS) thay vì qua các cấu hình gắn tụ điện On End (VOE) để giúp ở tần số cao.
- Sử dụng tụ điện gắn ESL siêu thấp (Hiệu quả Series Inductance) để giúp ở tần số cao. Ví dụ: kiểu gói X2Y.
- Sử dụng tụ điện dung số lượng lớn ESR siêu thấp (Hiệu quả) để giúp ở tần số thấp,
- Xem xét các vias lớn hơn với ít ESL hơn.
Mục nhập công cụ thực tế có thể làm cho việc tách biệt dễ dàng hơn để đạt được. Các yếu tố sau ảnh hưởng đến việc tính toán Zget:
- Sự gia tăng dòng điện động làm giảm Zgetget và làm cho việc tách biệt khó khăn để đạt được. Xem các hướng dẫn ở trên.
- Nhập các hình ảnh nhiễu thực tế" hoặc gợn sóng vào công cụ PDN. Hình ảnh tiếng ồn nên được lấy từ thiết bị và bảng cụ thể đường ray trong tab "Giới thiệu" của Công cụ PDN. Bạn không nên sử dụng thông số kỹ thuật DC từ bảng dữ liệu thiết bị. Các yêu cầu về gợn sóng không thực tế làm giảm Z mũi và khiến việc tách biệt trở nên khó khăn.
- Nhập số liệu % thoáng qua thực tế vào công cụ PDN. Con số % tansient nên được lấy từ bảng cụ thể của thiết bị và đường ray trong tab "Giới thiệu" của Công cụ PDN. Các yêu cầu % thoáng qua không thực tế làm giảm Zgetget và làm cho việc tách biệt khó khăn.