ID bài viết: 000077111 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/04/2014

Số lượng giao diện định cấu hình lại cần thiết cho IP PHY XAUI khi sử dụng các thiết bị thu phát Stratix V, Arria V và Cyclone V là bao chính xác?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Số lượng giao diện cấu hình lại chính xác cần thiết cho IP PHY XAUI khi sử dụng các thiết bị thu phát Stratix® V, Arria® V và Cyclone® V là năm.

    XAUI PHY IP MegaWizard™ triển khai PHY ở chế độ ngoại quan và yêu cầu bốn giao diện định cấu hình lại cho mỗi kênh của nó, cùng với một giao diện cho một Tx PLL.

    Bảng thông báo Quartus® II phiên bản 13.0 và XAUI PHY MEGAWizard cũ hơn sai cách chỉ định số lượng giao diện định cấu hình lại bắt buộc là tám, đó là chính xác cho một PHY không có kết cấu.

    Độ phân giải

    Vấn đề này với XAUI PHY IP MegaWizard sẽ được sửa chữa trong phiên bản tương lai của phần mềm Quartus II.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 12 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.