Có vấn đề với đầu vào LVDS với sự khác biệt khi...

Môi Trường

Phiên bản Quartus

Phiên bản đăng ký Intel®Intel® Quartus® II

Phiên bản tìm thấy: 12.0

Mô tả

Có thể, khi sử dụng phần mềm Quartus® II để tạo ra các mô hình IBIS sơ bộ cho các thiết bị Stratix® V, Arria® V và Cyclone® V, các mô hình đầu vào khác biệt có bật OCT vi phân sẽ không hoạt động đúng. Điều này bao gồm tất cả các tiêu chuẩn I/O khác biệt như LVDS, mini-LVDS và RSDS.

Có một sự chuyển đổi DC trên tín hiệu LVDS đã nhận được ảnh hưởng đến các điểm giao cắt tín hiệu dương và tiêu cực làm cho mô hình không sử dụng được.

Độ phân giải

Bạn có thể đặt một điện trở 100 ohm trực tiếp trên các chân đầu vào của máy thu vi phân mà không cần sử dụng đường truyền giữa điện trở và chân nhận. Điều này sẽ tái tạo chặt chẽ chức năng của OCT vi phân.

Vấn đề này được lên lịch sẽ được khắc phục trong các phiên bản cuối cùng của các mô hình IBIS thiết bị sẽ có sẵn trong bản phát hành trong tương lai của phần mềm Quartus II.

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA SoC Cyclone® V SX

FPGA Cyclone® V GT

FPGA Stratix® V GX

FPGA Cyclone® V GX

FPGA Stratix® V GT

FPGA Stratix® V GS

FPGA Arria® V GZ

FPGA SoC Arria® V SX

FPGA SoC Cyclone® V ST

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GT

FPGA Cyclone® V E

FPGA Stratix® V E

FPGA SoC Cyclone® V SE

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Có vấn đề với đầu vào LVDS với sự khác biệt khi chấm dứt chip (OCT) mẫu IBIS cho Stratix V, Arria V và Cyclone V không?

Môi Trường

Cần thêm trợ giúp?

Tuyên bố miễn trừ trách nhiệm