ID bài viết: 000077024 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/07/2020

Tại sao trình biên dịch tổng hợp Intel® Quartus® thiếu lỗi cổng "sdi_cvo_rden" khi hai lõi IP Clocked Video Output (CVO) II được lập tức trong thiết kế Intel® Quartus®?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Đầu ra video đã đếm xung II (có sẵn 4K)
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do sự cố trong phần mềm Intel® Quartus® Prime Pro phiên bản 19.2 trở lên, cổng sdi_cvo_rden có sẵn sau khi tùy chọn "nhúng trong video" được kiểm tra trong lõi IP Clock Video Output (CVO) II.

Giai đoạn tổng hợp Intel® Quartus® của quá trình biên dịch sẽ thất bại khi thiếu lỗi cổng "sdi_cvo_rden" khi hai hoặc nhiều IP CVO II được khởi tạo trong thiết kế Intel® Quartus® hình.

Độ phân giải

Không có công việc xung quanh vấn đề này tồn tại.

Sự cố này đã được khắc phục từ phiên bản 20.2 của phần mềm Intel® Quartus® Prime Pro.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

Intel Agilex® 7 FPGAs and SoC FPGAs
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.