Có một lỗi trong IP UniPHY DDR3 cho phép cấu hình không chính xác cho một thiết bị bộ nhớ DDR3 8Gbit chọn chip duy nhất với 16 hàng, 11 cột và 3 bit địa chỉ ngân hàng được tạo cho bộ điều khiển bộ nhớ Arria® V và Cyclone® V cứng và HPS.
Cấu hình dung lượng thiết bị DDR3 được hỗ trợ lớn nhất như sau:
Bộ điều khiển bộ nhớ cứng và Bộ điều khiển bộ nhớ HPS: 4Gbit trên mỗi chip được chọn với cấu hình địa chỉ là 16 hàng, 10 cột và 3 bit ngân hàng.
Bộ điều khiển mềm: 8Gbit trên mỗi chip được chọn với cấu hình địa chỉ gồm 16 hàng, 11 cột và 3 bit ngân hàng.
Để biết thêm thông tin về các cấu hình được hỗ trợ bộ điều khiển bộ nhớ Arria® V cứng và HPS, hãy xem Bảng 7-17: Các tính năng của Bộ điều khiển bộ nhớ cứng Arria® V trong Sổ tay Arria V và xem Bảng 11-1: Tùy chọn bộ nhớ giao diện bộ điều khiển SDRAM trong Hướng dẫn tham khảo kỹ thuật hệ thống bộ xử lý cứng Arria V.
Để biết thêm thông tin về các cấu hình được hỗ trợ bộ điều khiển bộ nhớ Cyclone® V cứng và HPS, hãy xem Bảng 6-14: Các tính năng của Bộ điều khiển bộ nhớ cứng Cyclone® V trong Sổ tay Cyclone V và xem Bảng 11-1: Tùy chọn bộ nhớ giao diện bộ điều khiển SDRAM trong Hướng dẫn tham khảo kỹ thuật hệ thống bộ xử lý cứng Cyclone V.