ID bài viết: 000076874 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/10/2019

Tại sao giao diện PCIe* HIP Intel® Stratix® 10 Avalon-MM không phản ánh các tham số MSI-X trong Danh mục IP?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do có vấn đề trong phần mềm Intel® Quartus® Prime Phiên bản Pro phiên bản 19.2 trở lên, các tham số MSI-X dưới đây được hiển thị trong GUI không khớp với các params trong RTL được tạo ra.

    - Bù bảng
    - Đang chờ bù bit array (PBA)

     

    Độ phân giải

    Để giải quyết vấn đề này, sửa đổi các tham số bên dưới trong "altera_pcie_s10_hip_avmm_bridge.v".

    tham số [28:0] pf0_pci_msix_pba_offset = 29'h2000 ,
    tham số [28:0] pf0_pci_msix_table_offset = 29'h3000

    Sự cố này đã được khắc phục trong Intel® Quartus® phần mềm Prime Pro phiên bản 19.3 và hơn thế nữa.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.