ID bài viết: 000076679 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/05/2021

Tại sao Lỗi Intel® P-Tile Avalon® Memory Mapped IP cho PCI Express* Design Example trong quá trình mô phỏng nếu bộ công cụ gỡ lỗi được kích hoạt?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 20.1 hoặc cũ hơn, Intel® P-Tile Avalon® Memory Mapped Hard IP cho Thiết kế mẫu PCI Express* với tính năng cho phép tính năng bộ công cụ gỡ lỗi báo cáo lỗi trong quá trình mô phỏng.

    Lỗi-[CFCILFBI] Không thể tìm thấy ô trong danh sách liblist ./.. /.. //.. /.. /.. /pcie_ed/sim//.. /.. /ip/pcie_ed/pcie_ed_dut/sim//.. /intel_pcie_ptile_ast_200/sim/ptile_debug_toolkit/ptile_debug_toolkit.sv, 285

    Độ phân giải

    Để khắc phục vấn đề này, hãy tắt tính năng bộ công cụ gỡ lỗi khi tạo môi trường mô phỏng.

    Hướng dẫn Sử dụng Intel® FPGA P-Tile Avalon® IP được ánh xạ cho PCI Express* dự kiến sẽ được cập nhật để nêu chi tiết hạn chế này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 DX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.