ID bài viết: 000076677 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 07/10/2020

Tham số Ready Latency có được hỗ trợ khi sử dụng IP cứng E-Tile cho Ethernet Intel® FPGA IP Core ở chế độ 100G có bật PTP không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Ethernet
  • IP FPGA Intel® 100G Ethernet Độ trễ thấp cho Arria® 10 và Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do có lỗi trong phần mềm Intel® Quartus® Prime Phiên bản Pro, IP cứng E-Tile cho Ethernet Intel® FPGA IP Core ở chế độ 100G không chính xác cho phép chọn tham số Độ trễ sẵn sàng khi bật chế độ PTP.
    Tham số Ready Latency không được hỗ trợ trong IP cứng E-Tile cho Ethernet Intel® FPGA IP Core ở chế độ 100G nếu PTP được bật?

    Khi sử dụng IP cứng E-Tile cho Ethernet Intel® FPGA IP Core ở chế độ 100G có bật PTP, độ trễ Sẵn sàng được cố định ở mức không.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Sự cố này đã được khắc phục bắt đầu từ phiên bản v20.2 của phần mềm Intel® Quartus® Prime phiên bản Pro bằng cách loại bỏ tham số Ready Latency từ IP GUI khi chọn chế độ PTP.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Stratix® 10 DX
    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.