ID bài viết: 000076672 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 03/02/2020

Tại sao mô phỏng mẫu thiết kế do Ethernet 10G MAC độ trễ thấp Intel® FPGA IP lỗi?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với phần mềm Intel® Quartus® Prime Pro phiên bản 19.3, mẫu thiết kế 10G MAC độ trễ thấp Intel® FPGA IP tạo ra có thể gặp phải vấn đề trên. Điều này là do mô hình mô phỏng xuất ra một "X" (không xác định) thay vì dữ liệu hợp lệ, điều này khiến tín hiệu khóa khối hủy chấm dứt và mô phỏng sau đó dừng lại.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu từ phiên Intel® Quartus® mềm Prime phiên bản Pro 19.4.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.