ID bài viết: 000076623 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/07/2020

Tại sao cả rx_clk và tx_clk của lõi Ethernet Intel® FPGA tốc độ gấp ba lần dừng lại sau khoảng 1,7 giây trong mô phỏng?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với mô hình mô phỏng của lõi Ethernet ba tốc độ Intel® FPGA, cả đầu ra rx_clk và tx_clk của lõi Ethernet tốc độ Intel® FPGA dừng lại sau khoảng 1,7 giây trong mô phỏng.
    Điều này là do MSB của bộ đếm đồng hồ 32 bit bên trong không được chuyển đổi.
    Vấn đề này chỉ có thể được nhìn thấy trong mô phỏng.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Tiêu chuẩn phiên bản 21.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.