ID bài viết: 000076537 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/06/2017

Tại sao tx_transfer_status định trước khi lõi Ethernet 10G MAC Độ trễ thấp được định cấu hình lên tốc độ dữ liệu 1Gbps?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet Tốc độ gấp ba
  • IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp
  • IP FPGA Intel® Ethernet Đa tốc độ 1G 2.5G 5G 10G
  • IP FPGA Intel® Ethernet 10G MAC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Vấn đề này có thể được quan sát thấy nếu TSE MegaCore 1G PHY được kết nối với Ethernet 10G MAC Megacore Độ trễ thấp.

    Ethernet 10G MAC Megacore độ trễ thấp không hỗ trợ kết nối TSE 1G PHY. Thông tin này có sẵn trong Hướng dẫn Sử dụng Ethernet 10G MAC Độ trễ thấp

     

    Độ phân giải

    Các cấu hình sau đây được hỗ trợ:

    Sử dụng Megacore IP Ethernet đa tốc độ với lõi Ethernet 10G MAC Độ trễ thấp.

    Hoặc

    Sử dụng Megacore TSE 1G PHY với lõi IP MAC 10GbE cũ.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.