ID bài viết: 000076526 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 22/07/2015

Làm cách nào để khắc phục các cảnh báo xung giờ bất hợp pháp liên quan đến tín hiệu clocktopld và observablebyteserdesclock trên Kênh 4 của việc triển khai PCIe x8 Hard IP?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy các lỗi sau đây trên Kênh vật lý 4 của PCIe® triển khai IP cứng x8 trong quá trình phân tích TimeQuest.

     

    >|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld

     

    |g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|observablebyteserdesclock

     

    Kênh vật lý Ch[4] trong triển khai IP cứng PCIe x8 được sử dụng trong nội bộ, nhưng không phải là kênh dữ liệu.  Do đó, những cảnh báo đồng hồ bất hợp pháp liên quan đến Ch[4] không nên ảnh hưởng đến hoạt động liên kết.

    Độ phân giải

    Bạn có thể bỏ qua những cảnh báo này một cách an toàn.

     

    Sự cố này không được lên lịch để được khắc phục.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.