ID bài viết: 000076422 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 20/05/2020

Lỗi: Lỗi VHDL tại auk_dspip_roundsat_hpfir.vhd(103): giá trị "4294967295" nằm ngoài phạm vi giới hạn mục tiêu (-2147483848 sang 2147483647)

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® FIR II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 19.2, có thể thấy lỗi trên khi chiều rộng đầu ra của FIR II Intel® FPGA IP lớn hơn hoặc bằng 32 bit ở chế độ làm tròn.

    Độ phân giải

    Để khắc phục lỗi này trong phần mềm hiện có, hãy đặt tham số IP "Làm tròn LSB đầu ra" thành "Cắt cụt"hoặc vẫn sử dụng "Làm tròn", nhưng đảm bảo rằng chiều rộng đầu ra nhỏ hơn 32 bit.

    Sự cố này đã được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime phiên bản Pro 20.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® Cyclone® 10
    Intel® Agilex™ FPGA và SoC FPGA

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.