ID bài viết: 000076416 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 09/01/2020

Tại sao thử nghiệm thiết kế ví dụ cho IP cứng E-tile một kênh cho biến thể Ethernet Intel® Stratix® 10 FPGA IP 10GBASE-KR không hoàn thành trong Ncsim® hoặc Xcellium®?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phần mềm Intel® Quartus® Prime Pro phiên bản 19.4, trình kiểm tra thiết kế mẫu cho IP cứng E-Tile cho biến thể IP Ethernet Intel® Stratix® 10 FPGA với một kênh duy nhất được chọn 10GBASE-KR sẽ không hoàn thành khi sử dụng Ncsim® hoặc Xcellium®.

    Độ phân giải

    Để giải quyết vấn đề này, tăng số lượng kênh trong biến thể 10GBASE-KR của bạn lên lớn hơn '1' khi mô phỏng thiết kế mẫu với Ncsim hoặc Xcellium.

    Sự cố này được khắc phục bắt đầu với Intel® Quartus® Prime Pro phiên bản 20.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    Intel® Agilex™ FPGA và SoC FPGA

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.