ID bài viết: 000076314 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 21/10/2020

Lỗi(14566): Fitter không thể đặt (các) thành phần peritratrary x do xung đột với các ràng buộc hiện có (x IOPLL(các)).

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do hạn chế kết nối Ethernet Intel® FPGA IP tốc độ gấp ba với tùy chọn "LVDS" là "Loại bộ thu phát," không thể hợp nhất IOPLLs.

    Bạn có thể thấy lỗi này trong phần mềm Intel® Quartus® Prime khi bạn khởi tạo nhiều Ethernet gấp ba Intel® FPGA IP với tùy chọn "LVDS" là "Loại bộ thu phát" trong một ngân hàng I/O duy nhất cho thiết bị Intel® Arria® 10, Intel® Cyclone® 10 GX hoặc Intel® Stratix® 10 L-Tile/H-Tile.

     

     

    Độ phân giải

    Để tránh xảy ra lỗi này, hãy làm theo các bước dưới đây:

    1. Tạo bộ thu phát Ethernet Intel® FPGA IP với tùy chọn "Không" là "Loại bộ thu phát".
    2. Tạo LVDS SERDES Intel® FPGA IP với nhiều kênh.
    3. Kết nối hai IP bằng cách thủ công.

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.