Sự cố quan trọng
Vấn đề này ảnh hưởng đến các sản phẩm LPDDR2.
Thiết kế LPDDR2 nhắm Cyclone thiết bị V ở 300 MHz hoặc 333 MHz sẽ bị lỗi trong phần cứng do cài đặt bit bộ điều khiển bộ nhớ cứng không phù hợp trong Tệp đối tượng SRAM (.sof).
Giải pháp cho vấn đề này là chạy các thiết kế LPDDR2 với bộ điều khiển bộ nhớ cứng Cyclone thiết bị V ở 200 MHz hoặc 267 MHz thay vì ở mức 300 MHz hoặc 333 MHz. Nếu bạn đang sử dụng LPDDR2-S4 thiết bị bộ nhớ, thay đổi giá trị tCCD từ 1 đến 2.
Sự cố này đã được khắc phục trong bản phát hành 12.1 SP1 DP1.