ID bài viết: 000076247 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 05/05/2021

Làm cách nào để đặt các mẫu video khác nhau trong thiết kế mẫu thiết kế Intel® FPGA IP SDI II?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Theo mặc định trong trình điều khiển tb_top.v, TEST_RECONFIG_SEQ được đặt thành "một nửa". Mẫu video sẽ được định cấu hình lại theo trình tự 12GA-->6GB-->3GA-->HS-->SD.

    Điều này cho thấy một ví dụ tuyệt vời về việc định cấu hình lại nhưng cung cấp thời gian quá ngắn để truyền chi tiết mẫu dữ liệu video cho chế độ.

     

     

    Độ phân giải

    Thay đổi tham TEST_RECONFIG_SEQ để thiết lập các mẫu video khác nhau trong mô phỏng.

    Ví dụ: thay đổi thành "12GA" để chạy mô phỏng bitstream video 12G.

    Tham số này hỗ trợ nhiều tùy chọn, "đầy đủ", ''một nửa', "12GA".. Vv.

    Tham khảo tb_tasks.v để biết các giá trị tham số chi tiết.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.