ID bài viết: 000076209 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 21/10/2013

Làm cách nào để chỉ định một đồng hồ trong thiết kế của tôi để sử dụng các mạng đồng hồ toàn cầu, khu vực, hai khu vực hoặc ngoại vi cụ thể?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Để thực hiện một nhiệm vụ trong phần mềm Quartus® II cho một mạng đồng hồ toàn cầu, khu vực, hai khu vực hoặc ngoại vi cụ thể, ~clkctrl hãy áp dụng nó cho phiên bản tín hiệu trong thiết kế của bạn.

Ví dụ: nếu thiết kế của bạn có đầu ra PLL nên sử dụng mạng đồng hồ toàn cầu hoặc khu vực, hai tên nút sau đây tồn tại sau khi biên dịch.

|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl

Phần ~clkctrl mở rộng xác định tín hiệu được truyền từ đầu ra của khối điều khiển xung giờ.

Để tìm các tên nút này, tìm kiếm đầu ra PLL trong Trình tìm nút hoặc xác định vị trí nguồn đồng hồ trong Trình xem Bản đồ Công nghệ hậu phù hợp.

Ví dụ về các bài tập chính xác của đầu ra đồng hồ PLL cho tài nguyên đồng hồ cụ thể được hiển thị dưới đây:

  • Đối với tài nguyên đồng hồ toàn cầu:
    set_location_assignment CLKCTRL_G2 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
  • Đối với tài nguyên đồng hồ khu vực:
    set_location_assignment CLKCTRL_R1 -to ";|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
  • Đối với tài nguyên đồng hồ hai vùng, lưu ý rằng hai ~clkctrl các nút tồn tại cho mạng đồng hồ hai khu vực, một nút cho mỗi mạng khu vực:
    |altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
    |altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d
Để gán mỗi tín hiệu cho một mạng đồng hồ khu vực cụ thể, hãy sử dụng hai bài tập độc lập như các bài tập dưới đây:
set_location_assignment CLKCTRL_R1 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
set_location_assignment CLKCTRL_R11 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d"
  • Đối với tài nguyên đồng hồ ngoại vi:
    set_location_assignment CLKCTRL_X0_Y74_N127 -to ~clkctrl
Độ phân giải

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.