ID bài viết: 000076203 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 10/12/2013

Làm cách nào để tính ECC cho bộ điều khiển dựa trên DDR3 UniPHY?

Môi Trường

  • Phần mềm Intel® Quartus® II
  • Bộ điều khiển DDR3 SDRAM với IP FPGA Intel® UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Làm cách nào để tính ECC cho bộ điều khiển dựa trên DDR3 UniPHY?

    Độ phân giải

    Việc tính toán mã sửa lỗi (ECC) cho bộ điều khiển bộ nhớ dựa trên UniPHY dựa trên lược đồ Mã hóa Hamming. Lược đồ Mã hóa Hamming lấy được các bit chẵn lẻ và nối chúng vào dữ liệu gốc để tạo ra từ mã đầu ra. Số bit chẵn lẻ được nối thêm phụ thuộc vào độ rộng của dữ liệu.

    Để biết thêm thông tin, hãy tham khảo các siêu hàm ALTECC_ENCODER và ALTECC_DECODER trong Hướng dẫn Sử dụng Siêu hàm Số nguyên (Integer Arithmetic Megafunctions).

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 16 sản phẩm

    FPGA Arria® V GT
    FPGA Stratix® IV E
    FPGA Stratix® IV GX
    FPGA SoC Cyclone® V SE
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® V GT
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Cyclone® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.