Lỗi này có thể xuất hiện trong phần mềm Quartus® II khi tổng hợp lặp lại thông qua một vòng lặp trong Verilog HDL để nhiều hơn giới hạn vòng tổng hợp. Giới hạn này ngăn quá trình tổng hợp có khả năng chạy vào một vòng lặp vô hạn. Theo mặc định, giới hạn vòng lặp này được đặt thành 250 lần lặp lại.
Để xử lý lỗi này, bạn có thể VERILOG_NON_CONSTANT_LOOP_LIMIT
đặt giới hạn vòng lặp bằng tùy chọn trong Tập tin Cài đặt Quartus II (.qsf). Ví dụ:
set_global_assignment -name VERILOG_NON_CONSTANT_LOOP_LIMIT 300