Do giới hạn của phần mềm Quartus® II phiên bản 13.1, không thể thay đổi đồng hồ người dùng HPS-sang-FPGA hoặc các đồng hồ HPS khác trong Qsys.
Khi bạn kích hoạt đồng hồ HPS-to-FPGA người dùng 0/ người dùng 1 / người dùng 2 trong Qsys và đặt tần số đồng hồ của nó thành một giá trị tùy chỉnh, bộ tải trước sẽ có giá trị đồng hồ khác trong tệp pll_config.h.
Để giải quyết giới hạn này trong phần mềm Quartus II phiên bản 13.1 và trước đó, hãy làm theo các bước dưới đây:
Nếu bạn cần thay đổi bất kỳ tham số xung nào khác ngoài tham số xung SDRAM, tệp pll_config,h do bộ tạo Bộ nạp sẵn (bsp-editor) tạo ra phải được chỉnh sửa theo cách thủ công.
Tệp pll_config.h có sẵn trong thư mục đích BSP: tên software\spl_\generated\ pll_config.h
Cấu hình ví dụ: xung FPGA hps-to-FPGA (h2f_user0_clock) = 40 MHz với EOSC1 = 25 MHz
Tham số phân cách C5 cần phải được thay đổi như sau trong pll_config.h
- CONFIG_HPS_CLK_OSC1_Hz = 250000000 (đối với EOSC1 = 25 MHz)
- CONFIG_HPS_MAINPLLGRP_VCO_DENOM = 0 (đối với bảng số PLL = 1)
- CONFIG_HPS_MAINPLLGRP_VCO_NUMER = 63 (đối với số PLL = 64)
- CONFIG_HPS_MAINPLLGRP_CFGS2FUSER0CLK_CNT = 39 (đối với bộ chia C5 = 40)
Tính lại cài đặt giá trị đồng hồ HPS-to-FPGA 0 của người dùng cho các bên trên:
h2f_user0_clock = Xung mạch ESOC1 x (Bộ số PLL/Bộ phân chia PLL) / Bộ chia C5 = 25MHz x (64/1) / 40 = 40MHz
Để biết thêm thông tin, hãy xem Tùy chỉnh Bộ đồng hồ tải trước - v13.1 trên www.Rocketboards.org có chứa máy tính clocking
http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131
HPS Megawizard đã được cải tiến cho phần mềm Quartus II phiên bản 14.0 trở lên và cho phép thiết lập đồng hồ ở Qsys.