Khi sử dụng SERDES chuyên dụng thông qua siêu chức năng ALTLVDS trong các thiết bị Altera®, tốc độ dữ liệu được hỗ trợ được hiển thị trong Thông số kỹ thuật I/O tốc độ cao của bảng dữ liệu thiết bị tương ứng. Tuy nhiên, những tốc độ dữ liệu này dựa trên tần số tối đa của đồng hồ nhanh được định tuyến trên các mạng đồng hồ chuyên dụng trong thiết bị.
Tần số tối đa trên tên miền đồng hồ song song phụ thuộc vào thiết kế. Các yếu tố xác định tần số tối đa của tên miền đồng hồ song song là:
- Tốc độ dữ liệu
- Hệ số sê-ri hóa hoặc khử sê-ri
- Cấp tốc độ thiết bị
- Mạng đồng hồ tên miền song song
Vi phạm thời gian có thể xảy ra trên tên miền song song (còn được gọi là đồng hồ chậm) , đặc biệt là trên song song với truyền tên miền đồng hồ nối tiếp.
Hệ số sê-ri hóa và khử sê-ri sẽ xác định tốc độ dữ liệu song song đối với tốc độ dữ liệu nối tiếp. Giả định rằng bạn không thể thay đổi tốc độ dữ liệu nối tiếp cho hệ thống của mình, bạn có thể giảm tốc độ dữ liệu song song bằng cách tăng hệ số sê-ri hóa cho máy phát và yếu tố khử sê-ri cho máy thu.
Nếu thay đổi hệ số sê-ri hoặc deserialization không phải là một tùy chọn cho hệ thống của bạn, bạn có thể sử dụng một thiết bị tốc độ nhanh hơn để giúp đáp ứng các yêu cầu về thời gian của bạn.
Bạn cũng có thể cải thiện thời gian của tên miền đồng hồ song song bằng cách chọn tài nguyên định tuyến khu vực hoặc khu vực kép cho tx_coreclock trong môi ALTLVDS_TX năng tối ưu, hoặc dành cho rx_outclock trong môi ALTLVDS_RX năng suất cao. Phần mềm Quartus® II có thể chọn tài nguyên định tuyến toàn cầu theo mặc định. Khi sử dụng giao diện I/O hiệu suất cao, mạng đồng hồ khu vực có thể cung cấp kết quả thời gian tốt hơn.
Nếu quạt gió chotx_coreclock Hoặc rx_outclock trong thiết kế của mình yêu cầu tài nguyên toàn cầu, bạn có thể thêm siêu chức năng ALTCLKCTRL vào thiết kế của mình và kết nối inclkchuyển đến cổng rx_outclock Hoặc tx_coreclock cổng đầu ra. Kết nối cổng outclk của siêu chức năng ALTCLKCTRL với quạt lõi. Thanh ghi được tự động tạo ALTLVDS sẽ vẫn sử dụng mạng đồng hồ khu vực cho mỗi lựa chọn trong siêu chức năng ALTLVDS trong khi logic còn lại của bạn sẽ sử dụng tài nguyên toàn cầu mà bạn chọn trong siêu chức năng ALTCLKCTRL.
Nếu bạn đang sử dụng ALTLVDS với tùy chọn chế độ PLL bên ngoài, bạn nên thêm hai siêu chức năng ALTCLKCTRL vào thiết kế. Một đồng hồ phải được thiết lập như một đồng hồ khu vực được sử dụng cho các thanh ghi được điều khiển bởi hệ ALTLVDS_RX rx_out cổng, hoặc thanh ghi lái xe ALTLVDS_TX tx_in Port. Siêu chức năng ALTCLKCTRL khác nên được thiết lập dưới dạng đồng hồ toàn cầu điều khiển logic còn lại bằng cách sử dụng rx_outclock Hoặc tx_coreclock.
Bạn có thể xác minh thiết kế của mình đang sử dụng cả hai loại mạng đồng hồ cho rx_outclockVà tx_coreclock bằng cách xem Global & Other Fast Signals trong Báo cáo tổng hợp.