ID bài viết: 000075718 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/08/2018

Tại Intel® FPGA sao IP Ethernet 10G MAC độ trễ thấp không thể tạo ra các khung chỉ dẫn XON khi bật tính năng kiểm soát luồng ưu tiên?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với Ethernet 10G MAC Intel® FPGA IP Độ trễ thấp, tạo khung chú giải XON có thể không hoạt động cho nhiều hàng đợi nếu tạo khung hình dạng xOFF cho nhiều hàng đợi được kích hoạt, theo sau là tạo khung chỉ số chuỗi XON cho một hàng đợi.

    Độ phân giải

    Không có giải pháp khắc phục sự cố này.

    Sự cố này đã được khắc phục bắt đầu từ phiên bản 18.1 của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Stratix® V
    FPGA Intel® Cyclone® 10
    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.