ID bài viết: 000075670 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 30/06/2014

Lỗi (178004): Không thể tìm vị trí cho Bộ chia Đồng hồ cho phép định tuyến các đường đồng hồ liên kết

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Thành phần chung
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy lỗi Quartus® II Fitter sau đây với các thiết bị Stratix® V GX và Arria® V GX nếu bạn cố gắng đặt kênh logic 0 của bộ thu phát PHY IP liên kết trên một kênh thu phát không có quyền truy cập vào khối dải phân cách xung giờ trung tâm.

    "Lỗi (178004): Không thể tìm vị trí cho Bộ chia Đồng hồ cho phép định tuyến các đường đồng hồ liên kết"

    Trên các Stratix thu phát V và Arria V, chỉ các kênh vật lý 1 và 4 trong khối thu phát mới có thể truy cập vào dải phân cách đồng hồ trung tâm.

    Độ phân giải

    Để giải quyết vấn đề này, chỉ định kênh logic 0 của IP PHY vào kênh vật lý 1 hoặc 4 của ngân hàng thu phát.

    Thông tin này sẽ được cập nhật trong phiên bản tương lai của Hướng dẫn Sử Altera dụng Bộ thu phát PHY IP Core trong tương lai.

    Giới hạn này đã được gỡ bỏ trong phiên bản 11.1.1 của phần mềm Quartus® II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Stratix® V
    FPGA Stratix® V GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.