ID bài viết: 000075565 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/01/2018

Tại sao Intel® Arria® 10 và Intel Cyclone® 10 PCI* Express Gen1 và Gen2 PIPE PHY không liên kết chính xác đào tạo?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố với Intel® Quartus® Prime phiên bản 17.1 và mã hiệu chỉnh bộ thu phát trước đó, Intel Arria® 10 và Intel Cyclone® 10 PCIe* PIPE PHYs được định cấu hình cho cấu hình Gen1 và Gen2 có thể không liên kết chính xác và đạt trạng thái L0.

    Độ phân giải

    Sự cố này đã được khắc phục bắt đầu Intel Quartus Prime v17.1.1.

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Cyclone® 10
    FPGA Intel® Arria® 10 GT
    FPGA SoC Intel® Arria® 10 SX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.