ID bài viết: 000075504 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2014

Có vấn đề nào đã biết khi pipe_pclk không hoạt động nếu txclkout không được chuyển qua mạng đồng hồ toàn cầu khi sử dụng GEN3 soft PIPE trong phần mềm Quartus II phiên bản 12.1 trên thiết bị Stratix V GX không?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Có thể, đã biết đến vấn đề với Gen3 soft PIPE trong phần mềm Quartus® II phiên bản 12.1 trên Stratix® thiết bị V GX. Nếu txclkout không được chuyển qua mạng đồng hồ toàn cầu, trình điều khiển pipe_pclk sẽ không hoạt động.
    Độ phân giải

    Để giải quyết vấn đề này, bạn nên buộc txclkout sử dụng đồng hồ toàn cầu với bài tập QSF sau:

    set_instance_assignment -name của GLOBAL_SIGNAL "GLOBAL CLOCK" -to
    "*sv_xcvr_native:inst_sv_xcvr_native|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|pld8gtxclkout"
     
    Vấn đề này sẽ được khắc phục trong phiên bản phần mềm Quartus II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.