Do sự cố trong phần mềm Quartus® II phiên bản 15.0, bạn có thể thấy vi phạm thời gian tổ chức biên đặc biệt là trong các thiết kế Ethernet Core tốc độ gấp ba kênh nhắm mục tiêu đến các dòng thiết bị Arria® V, Arria® 10 , Cyclone® V và Stratix® V.
Để giải quyết vấn đề này, thêm tệp hạn chế sau đây của Thiết kế Synopsys (.sdc) hạn chế cho Fitter vào tệp SDC dự án của bạn.
nếu { [chuỗi bằng "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
set_min_delay -từ [get_keepers {**}] đến [get_keepers {**}] 0,0ns
} khác {
set_min_delay -từ [get_keepers {**}] đến [get_keepers {**}]
}
*Lưu ý: Tăng "" từ "0,1ns" lên "0,2ns" nếu vi phạm thời gian tạm giữ vẫn tồn tại.
Tham khảo "Bảng 2-2: Đề xuất bài tập Chân Quartus II" trong Hướng dẫn Sử dụng Chức năng Ethernet Tốc độ Gấp ba cho các khuyến nghị liên quan khác.
Đối với IP TSE với tính năng IEEE 1588v2 được bật và nhắm mục tiêu Arria dòng thiết bị V, hãy áp dụng các bản vá sau ngoài giải pháp ở trên:
Vui lòng tải xuống bản vá phần mềm Quartus® II phù hợp 15.0 0.14 từ các liên kết sau:
- Tải xuống bản vá 15.0 0.14 dành cho Windows (.exe)
- Tải xuống bản vá 15.0 0.14 dành cho Linux (.run)
- Tải xuống Readme cho phần mềm Quartus II phiên bản 15.0 bản vá 0.14 (.txt)
Điều này dự kiến sẽ được sửa trong bản phát hành phần mềm Quartus II trong tương lai.