ID bài viết: 000075441 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/12/2018

Khi sử dụng Ethernet 10G MAC Intel® FPGA IP Độ trễ thấp, tại sao tín hiệu avalon_st_rx_pfc_thernet_thernet_data de-assert chỉ cho một chu kỳ xung giờ sau khi nhận được yêu cầu XON trong triển khai Điều khiển Luồng dựa trên ưu tiên (PFC)?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với phần mềm Intel® Quartus® Prime phiên bản 18.0 trở lên, tín hiệu avalon_st_pfc_thernet_data của Intel® FPGA IP độ trễ thấp bị loại bỏ chỉ trong một chu kỳ đồng hồ sau khi nhận được yêu cầu XON trong triển khai PFC. Tín hiệu avalon_st_rx_pfc_thernet_data tiếp tục được hiển thị cho đến khi lượng tử điều khiển phân giải hết hạn hoặc trở thành số không.

    Độ phân giải

    Không có giải pháp khắc phục.

    Sự cố này đã được khắc phục từ Intel® Quartus® Prime Pro phiên bản 18.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC
    FPGA Intel® Cyclone® 10
    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.