ID bài viết: 000075422 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/04/2018

Tại sao lõi IP mềm Ethernet Stratix® 10 100G không thể đóng định thời cho các thiết bị ES?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® 100G Ethernet Độ trễ thấp cho Arria® 10 và Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Đối với các thiết bị phi sản xuất (ES) Stratix® 10, ví dụ: 1SG280HU2F50E2VGS1, có thể không đạt được thời gian đóng cho tất cả các hạt giống.

Độ phân giải

Vui lòng quét hạt giống để đạt được thời gian đóng cửa.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 GX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.