Do vấn đề ở Lõi IP Ethernet 40 và 100 Gbps Độ trễ thấp, tín hiệu rx_pcs_ready từ lõi đôi khi bị kẹt khi khởi động. Vấn đề này có nghĩa là khối RX PCS không đi lên đúng cách. Biểu đồ đôi khi biến mất nếu cơ FPGA định cấu hình lại.
Sự cố chỉ xuất hiện trên phần cứng và không hiển thị trong mô phỏng. Đây là vấn đề chỉ khi khởi động. Khi rx_pcs_ready cao, Lõi Ethernet sẽ hoạt động chính xác.
Để giải quyết vấn đề này, bạn có thể biên dịch lại dự án Quartus® Prime với một hạt giống thời gian khác. Cơ hội gặp phải vấn đề này với một hạt giống khác là thấp.
Sự cố đã được khắc phục bắt đầu với bản cập nhật phần mềm Quartus Prime phiên bản 16.1 2.