ID bài viết: 000075281 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 29/06/2014

Tôi có thể đan xen vị trí kênh thu phát của IP Interlaken 100G khi sử dụng các thiết bị thu phát Stratix V không?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể, bạn có thể đan xen vị trí kênh thu phát của IP Interlaken 100G khi sử dụng các thiết bị thu phát Stratix® V trong các giới hạn sau đây.

Độ phân giải

Khi triển khai một kênh x12, IP Interlaken 100G, hai bộ thu phát kênh x6 PHY được tạo tức thì bên trong IP. Tương tự, khi triển khai một kênh x24, IP Interlaken 100G, bốn bộ thu phát kênh x6 PHYs được lập tức được lập tức bên trong IP.

Bạn có thể đan xen vị trí kênh thu phát miễn là bạn đảm bảo rằng mỗi nhóm logic gồm 6 kênh vẫn tồn tại trong một khối thu phát vật lý duy nhất.

Ví dụ: vị trí kênh x12 sau đây là bất hợp pháp vì làn logic 2 được đặt trong khối thu phát 1 nhưng các luồng 0-1 và 3-5 được đặt trong khối thu phát 0. Tương tự, làn logic 11 được đặt trong khối thu phát 0 nhưng các làn 6-10 được đặt trong khối thu phát 1.

Bộ thu phát khối 1

GXB_[Tx,Rx]_[L,R]11] = Làn logic 2
GXB_[Tx,Rx]_[L,R]10] = Làn logic 8
GXB_[Tx,Rx]_[L,R]9] = Làn logic 9
GXB_[Tx,Rx]_[L,R]8] = Làn logic 10
GXB_[Tx,Rx]_[L,R]7] = Làn logic 6
GXB_[Tx,Rx]_[L,R]6] = Làn logic 7

Khối bộ thu phát 0

GXB_[Tx,Rx]_[L,R]5] = Làn logic 5
GXB_[Tx,Rx]_[L,R]4] = Làn logic 11
GXB_[Tx, Rx]_[L,R]3] = Làn logic 3
GXB_[Tx,Rx]_[L,R]2] = Làn logic 4
GXB_[Tx,Rx]_[L,R]1] = Làn logic 0
GXB_[Tx,Rx]_[L,R]0] = Làn logic 1

Sau đây là vị trí kênh xen ghép kênh x12 pháp lý vì các kênh logic 0-5 tất cả đều nằm trong khối bộ thu phát 0 và các kênh logic 6-11 tất cả nằm trong khối bộ thu phát 1.

Bộ thu phát khối 1

GXB_[Tx,Rx]_[L,R]11] = Làn logic 11
GXB_[Tx,Rx]_[L,R]10] = Làn logic 8
GXB_[Tx,Rx]_[L,R]9] = Làn logic 9
GXB_[Tx,Rx]_[L,R]8] = Làn logic 10
GXB_[Tx,Rx]_[L,R]7] = Làn logic 6
GXB_[Tx,Rx]_[L,R]6] = Làn logic 7

Khối bộ thu phát 0

GXB_[Tx,Rx]_[L,R]5] = Làn logic 5
GXB_[Tx,Rx]_[L,R]4] = Làn logic 2
GXB_[Tx, Rx]_[L,R]3] = Làn logic 3
GXB_[Tx,Rx]_[L,R]2] = Làn logic 4
GXB_[Tx,Rx]_[L,R]1] = Làn logic 0
GXB_[Tx,Rx]_[L,R]0] = Làn logic 1

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.