Mô tả
Do sự cố trong phần mềm Quartus® II phiên bản 13.1 trở lên, bạn có thể gặp phải lỗi sau đây khi biên dịch tệp Verilog HDL đã chuyển đổi từ Tệp thiết kế khối (. bdf).
Nguyên nhân của lỗi là do tệp Verilog HDL được tạo ra có thêm dấu phẩy trong các kết nối cổng.
Độ phân giải
Để khắc phục lỗi, hãy xóa bằng cách thủ công dấu phẩy bổ sung trong <Verilog_file>.v(line_number).
Vấn đề này dự kiến sẽ được khắc phục trong lần phát hành phần mềm Quartus II trong tương lai.